(5) Japanese Patent Application Laid-Open No. 60-74560 (1985)

"METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE"

The following is an English translation of an extract of the above application.

- 5 [claim 1] A method of manufacturing a semiconductor device comprising the steps of:
 - (a) covering a surface of a semiconductor substrate with a film capable of performing reactive ion etching;
 - (b) further covering said surface with photoresist;
 - (c) forming an opening in said photoresist at which a well having a reverse conductivity type to said semiconductor substrate is to be formed:
 - (d) removing said film at the periphery of said opening by performing reactive ion etching;
 - (e) introducing a reverse conductivity type impurity into a semiconductor substrate region which is specified by said opening, to form a well; and
 - (f) forming a trench in a portion of said semiconductor substrate at the same position as a removed portion of said film,

wherein an insulating material is buried in said trench so that said insulating material terminates a pn junction in said well.

15

⑲ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-74560

@Int_Cl_1

<∩

識別記号

庁内整理番号

母公開 昭和60年(1985)4月26日

H 01 L 27/08 29/78 102

6655-5F 8422-5F

審査請求 未請求 発明の数 1 (全6頁)

半導体装置の製造方法 60発明の名称

> 20)特 頭 昭58-180583

29出 願 昭58(1983)9月30日

明 者 榧 の発 高 79発 眀 者 野

川崎市中原区上小田中1015番地 富士通株式会社内 宏 政 川崎市中原区上小田中1015番地 富士通株式会社内 哲

富士通株式会社 砂出 願

川崎市中原区上小田中1015番地

の代 理 弁理士 柏谷 昭司

外1名

1 発明の名称

半導体装置の製造方法

2 特許請求の範囲

半導体基板表面を反応性イオン・エッチング可 能な膜で覆い、更にフォト・レジストにて破い、 前配半導体基板と逆導電型のウェルを形成すべき 部分に於ける前記フォト・レジストに関口を形成 し、反応性イオン・エッチングに依り前配関口の 周級に於ける前記膜を除去し、前記期口で定まる 半導体基板領域に逆導電型不純物を導入してウェ ルを形成し、前記膜の除去部分と同じ位置の半導 体基板部分に溝を形成し、前記器に絶量物を埋め 込むことに依り該絶縁物で前配ウエルに於けるp n 接合を終端させることを特徴とする半導体装置 の製造方法。

3 発明の詳細な説明

発明の技術分野

本発明は、ラッチ・アップを防止するのに有効 な構造を持った半導体装置を製造するのに好適な

方法に関する。

従来技術と問題点

第1 図は従来の代表的な CMOS 半導体装置を 表わす要部切断側面図である。

図に於いて、1はn型半導体基板、2はp型ウ エル、3はnチャネル・トランジスタのゲート世 極、4及び5はロチャネル・トランジスタを構成 する為のn゚型不純物拡散領域、6はp゚型接地 コンタクト領域、7はpチャネル・トランジスタ のゲート電極、8及び9はpチャネル・トランジ スタを構成する為のp *型不純物拡散領域、10 はn *型電源コンタクト領域、Vm は正側電線レ ベルをそれぞれ示している。

さて、このようなCMOS半導体装置では、客 生のパイポーラ・トランジスタが形成され、サイ リスタ作用に依めラッチ・アップ現象を呈し高い ことで良く知られている。

即ち、n *型不純物拡散質域4とp型ウエル2 とロ型半導体基板1とで縦方向に構成されるnp nトランジスタ及びp型ウエル2とn型半導体基

板 1 とp *型不純物拡散領域8とで検方向に構成されるpnpトランジスタである。

第2 図は前記寄生パイポーラ・トランジスタの 構成を等価回路的に要わしたものである。

図に於いて、Q1は寄生npnトランジスタ、Q2は寄生pnpトランジスタ、R1,R2,R3,R4,R5は各部分の内部抵抗をそれぞれ示している。

このトランジスタQ1、Q2は、還常、オフになっているが、何等かの原因で例えばトランジスタQ1のベースにノイズ電流が流れるとトランジスタQ1はオン状態になる。このトラングは世帯を引き込むになり、延紅スタQ2の大きな電流を引き込むとになり、近近スタQ2の大きなでは、その結果、トランジスタQ1及びQ2のオン、大きなでは、その大ランジスタQ1及びQ2のオン、それでは大きななっても最待され、所謂、ラッチ・アッは、の状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものであり、このような状態になるものでありません。

3

ならない。

発明の目的

本発明は、前記技術的背景に立ち、絶縁物アイソレーションの形成をCMOS半導体装置の製造プロセス中でセルフ・アラインメントで実施することができるように、また、得られるCMOS半導体装置のラッチ・アップ耐圧を向上させることができるようにする。

発明の構成

早CMOS半導体装置として規能しないことは当然である。尚、このようなラッチ・アップ現象は 半導体装置が微細化されるほど発生し易くなる。

そこで、斯かるCMOS単導体装置のラッチ・アップ現象を抑制する為、p型ウエルの商辺に於けるpn接合部分を酸化物アイソレーションに置換する構造が提案された(要すれば特開昭52-151574号公報参照)。

然し乍ら、この従来技術に於ける前記酸化物アイソレーションの形成方法は、隐極酸化法にてシリコン半導体基級を多孔質化してからその部分を 熱酸化するものであり、アイソレーションの幅と しては約10 (μm) にも達し、現在の高保度化 発積回路にとっては不向きである。

ところで、幅が狭い絶縁物アイソレーションに関する技術は、現在盛んに研究開発が進められるている状況であるが、この技術をCMOS半導体装置に於けるウエル周辺の絶縁物アイソレーションに適用するにしても、旋技術とCMOS半導体装置の製造プロセスとを充分に適合させなければ

4

させるようにしているので、所謂、絶縁物アイソレーションの形成はセルフ・アラインメントで実施され、また、例えば、第1図に見られる経方向のnpnトランジスタは前記調を埋める終縁物膜に遮られて形成され難いので、ラッチ・アップ耐圧は発闊的に向上するものである。

発明の実施例

第3図乃至第8図は本発明一実施例を製造する 場合について解機する為の工程要所に於けるCM OS半導体装置の要部切断側面図であり、次に、 これ等の各図を参照しつつ説明する。商、第1図 及び第2図に関して説明した部分と同部分は同記 号で指示してある。

第3図参照

- ① n型シリコン半導体基板1に化学気相堆療法 (CVD法)を適用することに依り変化シリコン (Si 2 N +) 膜11を厚さ1500(A) 程度 に形成する。
- ® マグネトロン・スパッタ法を適用することに

依りモリプデン・シリサイド (M o S l 2) 膜し 2 を厚さる 0 0 0 (人) 程度に形成する。

4

フォト・リソグラフィ技術を適用することに 依りフォト・レジスト譲13を形成し、これにペーキング、臨光、現像等所定の加工を加えてパタ ーニングすることに依りウエルを形成する為の閉口13Aを形成する。

これに依り、閲口13A内にはMoSiz膜 12の一部が露出される。

② 全体を平行平板型リアクティブ・イオン・ビーム・エッチング装置中に配置し、エッチャントとしてCC8 ← + O ■ 混合ガスを使用してリアクティブ・イオン・ビーム・エッチングを行なう。

連常、この積のエッチングを行なうと、フォト・レジスト膜13で被覆されていない部分がエッチングされる答であるが、前配エッチャントの混合ガスに於けるO。の分圧比を60乃至70 (%)程度に相対的に増加させるとエッチングはフォト・レジスト膜13のエッジに拾ってのみ行なわれ、細い器12Aが形成される。この細い網

7

N4膜11をマスクにしてシリコン半導体基板 I のエッチングを行ないp型ウエル2の周囲に数和な器2Aを形成する。 倚、このエッチングを行な う際にはMoSiz 膜12を除去して良い。

第7四参照

® SigN 4 膜 1 i を除去すると図示の状態になる。

第8四参照

の この後、 通常の技術を適用して n チャネル・トランジスタのゲート電極 3 、 n チャネル・トランジスタを構成する為の n * 型不純物拡散倒域 4 及び 5 、 p * 型接地コンタクト領域 6 、 p チャネル・トランジスタのゲート電極 7 、 p チャネル・トランジスタを構成する為の p * 型不純物拡散領域 8 及び 9 、 n * 型電源コンタクト領域 1 0 、例えば S i O 2 からなる絶縁 1 5 、例えばアルミ

12 A の幅は1 (p m) 以下であり、極めて数線である。前、この技術に関する詳細は特別的 5 7 - 2 0 9 1 7 3 号級いは雑誌「セミコンダクタ・ワールド」(西暦 1 9 8 3 年 1 0 月号 第 4 9 頁乃至第 6 2 頁)などを参照されると良い。

第4图参照

⑤ 反応性イオン・エッチング法を適用し、M o S i ₂ 膜 1 2 をマスクとしてS i ₃ N 。 膜 1 1 を エッチングすることに依り 溝 1 2 A と同様な溝 1 1 A を形成する。

(D) マスクとして使用した M o S i 2 膜 1 2 のうち、関口 1 3 A内の部分を除去してから、イオン 注入法を適用し、p型ウェルを形成する為の研案 (B) イオンを 1 × 1 0 ¹³ (cm²) 程度の F - ズ 量で打ち込みを行なう。

第5 図参照

の 所謂ランニングと呼ばれる熱処理を行なうと 図示のようなp型ウエル2が形成される。

第6图参照。

Ø 反応性イオン・エッチング法を適用しSⅠ。

8

ニウム (A &) からなるソース電極16,ドレイン電極17,ゲート電極18,p型ウエル・コンタクト電極19,ソース電極20,ドレイン電極21,ゲート電極22,基板コンタクト電極23 等を形成しCMOS構造にすれば良い。尚、QNはnチャネル側トランジスタを示している。

このようにして製造した CMOS 半導体装置にでは、第1回及び第2回に関して穏明した寄生バイポーラ・トランジスタ Q1及び Q2のうち、pnpトランジスタであるトランジスタ Q2のペースに絶縁物膜14が形成された構造になり、酸トランジスタ Q2の電液増脂率が低下するとともに抵抗 R2が大きくなることが明らかである。

発明の効果

本発明の半導体装置の製造方法に依れば、半導体基板製面を反応性イオン・エッチング可能な頂で確い、更にフォト・レジストにて覆い、前記半導体基板と逆導電型のウエルを形成すべき部分に於ける前記フォト・レジストに関ロを形成し、反

応性イオン・エッチングに依り前配関口周級に於 ける前記膜を除去し、前記閉口で定まる半導体基 板領域に逆導電型不能物を 入してウェルを形成 し、前記腺の除去部分と同じ位置の半導体 板部 分に沸を形成し、前記沸に絶縁物を埋め込むこと に依り該絶縁物で前記ウエルに於けるp n 接合を 終端させるようにしている為、前記ウエルの周辺 に於ける絶縁物アイソレーションはセルフ・アラ インメントで形成することができ、その幅は1 (μm)以下であって極めて繊細であるから高密 度化を必要とされる集積回路に好適であり、そし て、得られるCMOS半導体装置に於いては、機 方向に形成される寄生パイポーラ・トランジスタ であるpnpトランジスタの電流増幅率が着しく 低下し、また、内部抵抗の一部が大きくなること に依り、ラッチ・アップ時の電流を保持し難くな り、その結果、ラッチ・アップ耐圧は向上するも のである.

4 図面の簡単な説明

.44


第1図は従来例の要部切断側面図、第2図は第


. 11

スタ、QPはpチャネル側トランジスタ、Vnnは 正側電弧レベル、Q1は寄生npnトランジスタ、 Q2は寄生pnpトランジスタ、R1.R2.R 3.R4.R5は内部抵抗である。


> 特許出限人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 渡 邊 弘 一

1回の従来例に於ける寄生バイポーラ・トランジスタが発生する関係を説明する為の要部等価回路図、第3図乃至第8図は本発明一実施例を製造する場合の説明をする為の工程図所に於けるCMOS半導体装置の要部切断側面図である。





第 7 図



第 8 図

